Tải bản đầy đủ - 139 (trang)
2 Thiết kế bộ lọc FIR

2 Thiết kế bộ lọc FIR

Tải bản đầy đủ - 139trang

Hàm cửa sổ

 0, n  0,1,2,..., M  1

w(n)  

 0, n  0,1,2,..., M  1



(5.4)



Đáp ứng xung của bộ lọc FIR khi sử dụng hàm cửa sổ

h(n)  hd (n).w(n)



H ( ) 



1

2







 H



d



(v)W (  v)dv



(5.5)

(5.6)







Các hàm cửa sổ tiêu biểu

Tên hàm cửa

sổ



w(n), 0  n  M-1

0,

n còn lại



Bartlett

(triangular)



Blackman



Hamming



Hanning



Kaiser



Lanczos



44



Tukey



Bảng 1.



Các hàm cửa sổ tiêu biểu



45



PHẦN II



PHÂN TÍCH BOARD DSP56307EVM,

THỰC NGHIỆM VÀ ỨNG DỤNG



Các đặc trưng cơ bản của board DSP56307EVM



Hình 21.



Board DSP56307EVM



Bản mạch phát triển triển ứng dụng DSP56307EVM (gọi tắt là board

DSP56307EVM), bao gồm các thành phần chính sau:

-



Bộ vi xử lý số 24-bit DSP56307.



-



FSRAM cho bộ nhớ mở rộng và Flash PEROM cho hoạt động độc lập.



-



Codec âm thanh 16-bit.



-



Bộ chuyển đổi lệnh.



46



Chương 6



Vi xử lý (core) DSP56307



[4]



Đặc trưng



6.1



Bộ vi xử DSP56307 thuộc họ vi xử lý DSP56300 được Motorola phát triển nhằm

phục vụ cho các ứng dụng giao tiếp không không dây với khả năng lọc số. Các

thuật toán lọc số được thực thi song song với vi xử lý DSP56307. DSP56307 sử

dụng một chu kỳ xung nhịp trên một câu lệnh máy, một bộ dịch địa chỉ 24-bit,

bộ đệm lệnh, và bộ điều khiển DMA, DSP56307 thực hiện 1 triệu phép tính trên

giây, sử dụng xung nhịp trong 100 MHz.

Tất cả các vi xử lý thuộc họ DSP56300, lấy vi xử lý DSP56300 làm bộ vi xử lý

chính và các module được chọn thêm tuỳ theo các ứng dụng cụ thể.

DSP56307 với dung lượng bộ nhớ trên on-chip 64K words và bộ đồng xử lý lọc,

phù hợp cho các ứng dụng truyền thông đa kênh như xử lý âm thanh/ dữ liệu/ fax

đa đường, hội nghị truyền hình, hạ tầng không dây, và xử lý số tín hiệu…

Đặc trưng của Core DSP56307

-



100 triệu lệnh/ giây với xung nhịp 100MHz.

Mã đối tượng tương thích với Core DSP56300.

Tập lệnh song song.

Bộ nhớ RAM trên on-chip lớn (64 K word).

Bộ đồng xử lý lọc (EFCOP), có khả năng thực hiện 100 triệu tab lọc trên

giây.



Hỗ trợ gỡ rối cứng:

 Cổng truy cập kiểm tra JTAG (TAP).

 Module OnCE.

 Mode dò địa chỉ ánh xạ truy cập nội ở cổng ngoài.

Tối ưu công suất sử dụng

 Thiết kế CMOS công suất rất thấp.

 Chờ và dừng ở mode stanby công suất thấp.

 Mạch logic tĩnh, tần số hoạt động có thể hạ tới 0 Hz.

 Mạch quản lý nguồn tối ưu.



47



6.2



Các khối chức năng của Core DSP56300



Core DSP56300 cung cấp những khối chức năng sau:

- Bộ logic và thuật toán dữ liệu (ALU).

- Bộ phát địa chỉ (AGU)

- Bộ điều khiển chương trình (PCU).

- Bộ tạo xung và vòng bám pha.

- Module OnCE và JTAG TAP.

- Bộ nhớ.

6.2.1



Bộ logic và thuật toán dữ liệu (ALU).



ALU thự hiện tất cả các thuật toán và logic với toán hạng dữ liệu trên core

DSP56300. Các thành phần ALU gồm:

-



Bộ nhân tích luỹ song song 24-bit



-



Bộ dịch song song 56-bit.



-



Lệnh điều kiện ALU.



-



Hỗ trợ thuật toán 24-bit hoặc 16-bit có thể điều khiển bằng phần mềm.



-



4 thanh ghi đa năng vào 24-bit: X1, X0, Y1 và Y0.



-



6 thanh ghi dữ liệu ALU (A2, A1, A0, B2, B1, B0) có thể tạo thành 2

thanh ghi đa năng, bộ tích luỹ 56-bit, bộ dịch tích luỹ.



-



2 mạch giới hạn và dich bus dữ liệu.



Thanh ghi dữ liệu ALU:

-



Có thể được ghi/đọc thông qua bus địa chỉ X và Y như các toán hạng 16bit hoặc 32-bit. Toán hạng nguồn cho dữ liệu ALU có thể là 16-bit, 32-bit

hoặc 40-bit thường được bắt nguồn từ các thanh ghi dữ liệu ALU. Tất cả

các kết quả xử lý dữ liệu được lưu trữ trong bộ tích luỹ.



-



Tất cả các toán hạng dữ liệu ALU được thực hiện bởi 2 chu kỳ xung nhịp

trong hàng lệnh.



Bộ nhân tích luỹ (MAC): bao gồm bộ xử lý thuật toán chính của DSP56300 và

thực thi tất cả các tính toán trên toán hạng dữ liêu. Trong một số trường hợp

chấp nhận 3 toán hạng vào và 1 kết quả ra 56-bit



48



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

2 Thiết kế bộ lọc FIR

Tải bản đầy đủ ngay(139 tr)

×