Tải bản đầy đủ - 0 (trang)
Cấu tạo ngõ ra của cổng TTL

Cấu tạo ngõ ra của cổng TTL

Tải bản đầy đủ - 0trang

R

õ ràng khi sử

hiệu biến thiê

loại bỏ được c



Đặc tuyến tru

sau:



Y

êu cầu của th

áp VUTP và VL

được đặc tuyế



Thực hiện mạ



Trong đó V là nguồn đ

COMPARISON và c

chỉnh trimmer POSIT

nghiệm (Base Unit).

Các bước tiến hành:



Lắp mạch thí nghiệm như hình vẽ trên:





Dùng VOM đo điện áp ở ngõ vào A, điều chỉnh điện áp vào V A có giá trị nhỏ nhất (xấp xỉ 0V)

logic 0.





Quan sát điện áp ngõ ra Y trên kênh 1 của dao động ký, sẽ thấy điện áp V Y tương ứng mức log





Điều chỉnh trimmer nguồn cung cấp để tăng dần điện áp vào V A và quan sát trên dao động ký

logic 0 thì dừng lại. Điện áp ngõ vào VA đo được bằng VOM chính là điện áp VUTP, có giá trị l



VUTP = 6.08 (V)





Tiếp tục tăng điện áp vào VA, ngõ ra Y không đổi mức logic, ngõ ra lúc này bằng : VOL = 0.14





Tiếp tục xác định mức ngưỡng thấp VLTP bằng cách giảm điện áp ngõ vào VA cho đến khi ngõ

dừng lại, đo các giá trị điện áp VY và VLTP ta có:

VOH = 4.23 (V), VLTP = 0.328 (V)



Vẽ đặc tuyến truyền đạt của cổng đảo Schmitt 74LS14



b. Khảo sát ngõ ra cực thu để hở

M

ạch thí nghiệm sau (trên khối OPEN COLLECTOR):

: X1 và X2 không nối nhau.



Các biểu thức logic của Y1, Y2 theo A và B



Y1=bù A



Y2=bù B





Kiểm tra lại các biểu thức logic của Y1 và Y2 bằng cách cho tín hiệu logic 0 và 1 vào A, B và d

kiểm tra vào bảng sau:



A



Y1



VY1



B



Y2



VY2



0V



1



4.96V



0V



1



4.26V



5V



0



0.14V



5V



0



0.13V





Giải thích các kết quả điện áp đo được trong bảng do Y1=bù A Y2=bù B





Để cổng logic ngõ ra cực thu để hở hoạt động được cần phải có điều kiện là khơng nối X 1 và X





Bây giờ dùng CONNECTOR nối X1 và X2 (lúc này Y1 = Y2). Thay đổi các giá trị logic ngõ và

ghi các kết quả vào bảng sau:



A



0



B



Y1



VY1



4.95V



0



1



0



1



0



0.073V



1



0



0



0.072V



1



1



0



0.069V





Các kết quả trên là do nối X1 và X2 (lúc này Y1 = Y2)



Mạch logic trên thực hiện hàm chức năng NOR

c. Khảo sát ngõ ra 3 trạng thái

Thực hiện thí nghiệm trên khối TRI-STATE OUTPUT.



Nêu ý nghĩa chức năng của các ngõ vào A (INPUT) và B (OUTPUT ENABLE) ?





Giải thích hoạt động của mạch ?

Tiến hành thí nghiệm để kiểm tra lại các kết luận ở trên về hoạt động của ngõ ra 3 trạng thái:



B



Y

A

(Input)



(Output)



0



0



0



1



1

1



(Output Enable)



0



Trạng thái

LED xanh



Trạn

LED



0



0



0



0



0



0



0



1



0



1



1



0



1





Mức tích cực của tín hiệu cho phép ngõ ra (B – Output enable) là mức logic: 1



Ngõ ra 3 trạng thái có thể ứng dụng ở những mạch TTL





Để mức tích cực của tín hiệu Output Enable (B) là mức logic ‘0’ cần cải tiến mạch trên bằng c

đảo từ ‘1’ sang ‘0’



4. Khảo sát hoạt động của các Flip-Flop



Bài thí nghiệm này nhằm mục đích kiểm tra lại hoạt động của các Flip Flop thông dụng (DFF, JKFF

giữa các loại FF, cuối cùng ứng dụng JKFF và DFF thực hiện các mạch chia tần số.

Các khối mạch sử dụng: D-TYPE FLIP-FLOP và JK FLIP-FLOP.

a. Khảo sát bảng trạng thái của các Flip Flop

Tiến hành thí nghiệm :



Kiểm tra lại bảng trạng thái của DFF và JKFF







Kiểm tra chức năng của các ngõ vào điều khiển trực tiếp CLEAR và PRESET đối với cả 2 lo



b. Dùng JKFF thực hiện chức năng của RSFF, TFF và DFF



Các sơ đồ sử dụng JKFF thực hiện chức năng của RSFF, TFF và DFF



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

Cấu tạo ngõ ra của cổng TTL

Tải bản đầy đủ ngay(0 tr)

×