Tải bản đầy đủ - 0 (trang)
TỔNG QUAN HỌ VI ĐIỀU KHIỂN 8051

TỔNG QUAN HỌ VI ĐIỀU KHIỂN 8051

Tải bản đầy đủ - 0trang

Đồ án vi xử lý – vi điều khiển



Ngành: Công nghệ kỹ thuật điện – Điện tử



Cấu trúc vi điều khiển 8051

Các đặc điểm tiêu chuẩn của họ 8051:

• 4 KB PEROM, có khả năng tới 1000 chu kỳ ghi xóa

• 128 byte RAM

• Tần số hoạt động 0Hz đến 24MHz

• 4 cổng vào/ra song song 8 bit

• 2 bộ Timer/Counter 16 bit

• 6 nguồn ngắt

AT89C51 được thiết kế với logic tĩnh cho hoạt động có tần số giảm xuống 0

và hỗ trợ hai chế độ tiết kiệm năng lượng được lựa chọn bằng phần mềm. Chế độ

nghỉ dừng CPU trong khi vẫn cho phép RAM, các bộ Timer/Counter, cổng nối tiếp

và hệ thống ngắt tiếp tục hoạt động. Chế độ nguồn giảm duy trì nội dung của RAM

nhưng khơng cho mạch dao động cung cấp xung clock, nhằm vô hiệu hóa các hoạt

động khác của chip cho đến khi có reset cứng tiếp theo.

1.2.

Chức năng các chân vi điều khiển 8051

1.2.1. Các cổng vào/ra song song



AT89C51 có 4 cổng vào/ra song song 8 bit (Port 0, Port 1, Port 2, Port 3),

các cổng này có thể sử dụng như là các cổng vào hoặc cổng ra của dữ liệu.



3



Đồ án vi xử lý – vi điều khiển





Ngành: Cơng nghệ kỹ thuật điện – Điện tử



Cổng P0: Chân 32- 39, dùng để trao đổi thông tin về dữ liệu hoặc đưa ra các địa

chỉ mức thấp theo chế độ dồn kênh. Để có thể vừa làm đầu ra vừa làm đầu vào thì

mỗi chân phải được nối tới một điện trở kéo 10KΩ bên ngồi vì cổng P0 có dạng







cực máng hở.

Cổng P1: Chân 1- 8, chỉ có một chức năng là nhập/xuất dữ liệu (Input/Output).



Không cần điện trở kéo vì đã có các điện trở kéo bên trong.

• Cổng P2: Chân 21- 28, có hai chức năng:

 Chức năng I/O dùng làm ngõ vào, trước đó phải reset mức logic 1.

 Chức năng địa chỉ: dùng làm 8 bit địa chỉ cao khi cần bộ nhớ ngồi có địa

chỉ 16 bit. Khi đó P2 khơng được dùng cho mục đích I/O.

• Cổng P3: Chân 10- 17, có hai chức năng:

 Chức năng I/O dùng làm ngõ vào, trước đó phải reset mức logic 1.

 Các chức năng khác:



Bit



Tên



Chức năng



P3.0

RxD

Ngõ vào dữ liệu cổng nối tiếp

P3.1

TxD

Ngõ ra dữ liệu cổng nối tiếp

P3.2

INT0

Ngõ vào ngắt ngoài 0

P3.3

INT1

Ngõ vào ngắt ngoài 1

P3.4

T0

Ngõ vào bộ định thời/bộ đếm 0

P3.5

T1

Ngõ vào bộ định thời/bộ đếm 1

P3.6

WR

Tín hiệu nghi dữ liệu bộ nhớ ngồi

P3.7

RD

Tín hiệu đọc dữ liệu bộ nhớ ngồi

1.2.2. Các chân tín hiệu điều khiển

• Chân cho phép bộ nhớ chương trình PSEN (Program Storage Enable):

Tín hiệu PSEN là tín hiệu ra ở chân 29 có tác dụng kép.

Cho phép đọc bộ nhớ chương trình ngồi, thường được nối đến chân OE

(Out Enable) của EPROM cho phép đọc các byte mã lệnh. Tín hiệu PSEN ở mức

logic 0 trong thời gian vi điều khiển tìm nạp lệnh. Các mã lệnh được đọc từ

EPROM qua bus dữ liệu và được chốt vào thanh ghi lệnh IR của vi điều khiển để

giải mã.

Khi vi điều khiển thi hành chương trình trong ROM nội PSEN sẽ ở mức logic 1.

• Chân cho phép chốt địa chỉ ALE/PROG (Address Latch Enable):

Chân tín hiệu ALE (chân 30) đưa tín hiệu ra xung điều khiển cho phép chốt byte

thấp của địa chỉ khi vi điều khiển truy xuất bộ nhớ ngoài.

4



Đồ án vi xử lý – vi điều khiển



Ngành: Công nghệ kỹ thuật điện – Điện tử



Chân này cũng là đầu vào của xung lập trình khi lập trình cho FLASH, khi đó chân

tín hiệu ở mức 0.

Khi hoạt động bình thường, tín hiệu ALE phát ra với tần số không đổi bằng 1/6 lần

tần số của bộ tạo dao động trên chip, và có thể sử dụng cho mục đích định thời.

Tuy nhiên sẽ có một xung ALE bị bỏ qua mỗi khi vi điều khiển truy xuất bộ nhớ

ngồi.





Chân tín hiệu truy xuất ngồi EA (External Access):

Tín hiệu vào EA (chân 31) được cấp nguồn 5V (mức logic 1) hoặc nối với GND

(mức logic 0). Nếu ở mức 1, vi điều khiển thi hành chương trình ở ROM nội. Nếu

ở mức 0, vi điều khiển thi hành chương trình ở bộ nhớ mở rộng.

Chân EA được lấy làm chân cấp nguồn 12V khi lập trình FLASH trong vi điều

khiển.







Chân thiết lập lại RST (Reset):

Ngõ vào RST ở chân số 9 là ngõ vào xóa chính (Master Reset) của 8051 dùng để

thiết lập lại trạng thái ban đầu cho hệ thống hay gọi là Reset hệ thống. Các thanh

ghi bên trong được nạp những giá trị thích hợp để khởi động hệ thống.







Các chân XTAL1 và XTAL2:

Mạch dao động bên trong chip 8051 được ghép với thạch anh bên ngoài ở 2

chân XTAL1(chân 19) và XTAL2(chân 18). Tần số thạch anh thường sử dụng cho

8951 là khoảng 12MHz (11.0592 MHz).







Các chân nguồn:

AT89C51 sử dụng nguồn đơn +5V. Vcc được nối vào chân 40 và Vss

(GND) được nối vào chân 20.



1.2.3. Các thanh ghi có chức năng đặc biệt

Các thanh ghi nội của AT89C51 được truy xuất ngầm định bởi bộ lệnh,

được định dạng như một phần của RAM trên chip vì vậy mỗi thanh ghi sẽ có một

địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình và thanh ghi lệnh vì các thanh ghi

này hiếm khi bị tác động trực tiếp). Vi điều khiển AT89C51 có 21 thanh ghi có

chức năng đặc biệt ở vùng trên của RAM nội từ địa chỉ 80H đến FFH.

5



Đồ án vi xử lý – vi điều khiển



Ngành: Công nghệ kỹ thuật điện – Điện tử



Tất cả 128 địa chỉ từ 80H đến FFH khơng được định nghĩa, chỉ có 21 thanh

ghi có chức năng đặc biệt được định nghĩa sẵn các địa chỉ.

1.2.3.1.



Thanh ghi điều khiển bộ định thời/bộ đếm TCON ( Timer/Counter Control

Register)

Thanh ghi này bao gồm các bit trạng thái và các bit điều khiển bởi Timer 0,



Timer 1. Thanh ghi TCON có bit định vị.

Ký hiệu: TCON

Chức năng: điều khiển bộ định thời/bộ đếm.

Địa chỉ byte: 88H

Định địa chỉ bit: có.

T

T

F

R

7

6

Định nghĩa bit:

Vị trí



T

F

5



T

R

4





hiệ

TF

1



TCON.

7



Địa

chỉ

8F

H



TR

1



TCON.

6



8E

H



TF

0

TR

0

IE1



TCON.

5

TCON.

4

TCON.

3



8D

H

8C

H

8B

H



IT1



TCON.

2



8A

H



IE0

IT0



TCON.

1

TCON.

0



89

H

88

H



I

E

3



I

T

2



I

E

1



I

T

0



Mơ tả

Cờ tràn bộ định thời 1. Được Set

bởi phần cứng khi bộ định

thời/đếm bị tràn, được xóa bởi

phần mềm hoặc phần cứng khi

Bit điều khiển bô định thời 1 hoạt

động. Được Set/Clear bởi phần

mềm để điều khiển bộ định thời 11

hoạt động hoặc ngưng hoạt động.

Cờ tràn bộ định thời 0

Bit điều khiển bộ định thời 0 hoạt

động.ngắt ngoài 1 tác động cạnh.

Cờ

Được Set bởi phần cứng khi phát

hiện có ngắt ngồi tác động cạnh,

được xóa bởi phần cứng khi ngắt

Bit điều khiển chọn ngắt. Được

Set/Clear để xác định ngắt ngoài

thuộc loại tác động cạnh xuống hay

tác động mức thấp.

Cờ ngắt ngoài 0 tác động cạnh.

Bit điều khiển chọn loại ngắt.



6



Đồ án vi xử lý – vi điều khiển

1.2.3.2.



Ngành: Công nghệ kỹ thuật điện – Điện tử



Thanh ghi TMOD (Timer/Counter Mode Control Register)

Thanh ghi này gồm 2 nhóm 4 bit: 4 bit thấp đặt mode hoạt động cho Timer



0 và 4 bit cao đặt mode hoạt động cho Timer 1.

Ký hiệu: TMOD

Chức năng: điều khiển chọn chế độ định thời/bộ đếm.

Địa chỉ byte: 89H

Định địa chỉ bit: không.

Timer 1

G

C

M

A

15

7

6/

Định nghĩa bit:



hiệu

GAT

E



1.2.3.3.



M

04



G

A

3



Timer 0

C

M

11

2/



M

00



Mô tả

Bit điều khiển cổng. Khi bit TRx trong TCON được Set bằng 1

và GATE = 1, bộ định thời/đếm chỉ hoạt động trong khi chân

INTx ở mức cao(điều khiển cứng). Khi bit GATE = 0, bộ định

thời/đếm chỉ hoạt động trong khi chân TRx ở mức cao(điều

khiển mềm).



C/T



Bit chọn chức năng đếm hay định thời cho bộ định thời/đếm.

Khi C/T = 0, bộ định thời/đếm hoạt động định thời(dùng xung

Clock nhận từ ngõ vào Tx).



M1

M0



Bit chọn chế độ.

Bit chọn chế độ.



Hệ các thanh ghi phục vụ định thời

Hệ thanh ghi này gồm 4 thanh ghi nó cho phép lập trình viên nạp giá trị cho



bộ định thời. Thực tế chỉ 2 thanh ghi 16 bit nhưng nó được cắt đơi thành 4 thanh

ghi 8 bit. Trong đó 2 thanh phục vụ cho Timer 0 và 2 thanh phục vụ cho Timer 1.

Bộ Timer 0 có hai thanh ghi là TH0 và TL0, hai thanh ghi này không định địa chỉ

bit.

Thanh ghi 8 bit TH0

Thanh ghi 8 bit TL0

Địa chỉ: 8CH

Địa chỉ: 8AH

Bộ Timer 1 có hai thanh ghi là TH1 và TL1, hai thanh ghi này không định địa chỉ

bit.

7



Đồ án vi xử lý – vi điều khiển



Ngành: Công nghệ kỹ thuật điện – Điện tử



Thanh ghi 8 bit TH1

Địa chỉ: 8DH



Thanh ghi 8 bit TL1

Địa chỉ: 8BH



Trong các ứng dụng định khoảng thời gian, người ta lập trình timer ở những

khoảng đều đặn và đặt cờ tràn timer. Cờ được dùng để đồng bộ hóa chương trình

để thực hiện một tác động như kiểm tra trạng thái của các ngõ vào hoặc gửi sự kiện

ra các ngõ ra. Các ứng dụng khác có thể sử dụng việc tạo xung nhịp đều đặn của

timer để đo thời gian trôi qua giữa hai sự kiện (ví dụ đo độ rộng xung).

Thanh ghi ngắt (INTERRUPT):

Một ngắt là sự xảy ra một điều kiện, một sự kiện mà nó gây ra treo tạm thời

thời chương trình chính trong khi điều kiện đó được phục vụ bởi một chương trình

khác.

Các ngắt đóng một vai trò quan trọng trong thiết kế và cài đặt các ứng dụng

vi điều khiển. Chúng cho phép hệ thống đáp ứng bất đồng bộ với một sự kiện và

giải quyết sự kiện đó trong khi một chương trình khác đang thực thi.

1.2.4. Tổ chức bộ nhớ



AT89C51 có khơng gian bộ nhớ riêng cho chương trình và dữ liệu. Cả hai

bộ nhớ chương trình và dữ liệu đều đặt bên trong chip, tuy nhiên ta có thể mở rộng

bộ nhớ chương trình và bộ nhớ dữ liệu bằng cách sử dụng các chip nhớ bên ngoài

với dung lượng tối đa là 64KB cho bộ nhớ chương trình (hay bộ nhớ mã) và 64KB

cho bộ nhớ dữ liệu.

Bộ nhớ nội trong chip bao gồm ROM và RAM. RAM trên chip bao gồm

vùng RAM đa chức năng (nhiều công dụng), vùng RAM với từng bit được định

địa chỉ (gọi tắt là vùng RAM định địa chỉ bit), các dãy (bank) thanh ghi và các

thanh ghi chức năng đặc biệt SFR (special funtion register. Không gian nhớ nội

này được chia thành: các dãy thanh ghi (00H ÷ 1FH), vùng RAM định địa chỉ bit

(20H÷2FH), vùng RAM đa mục đích (30H÷7FH) và các thanh ghi chức năng c

bit (80HữFFH).





Vựng RAM a mc ớch



8



ỏn vi x lý – vi điều khiển



Ngành: Công nghệ kỹ thuật điện – Điện tử



Vùng RAM đa mục đích có 80 byte đặt ở địa chỉ từ 30H đến 7FH, bên dưới

vùng này từ địa chỉ 00H đến 2FH là vùng nhớ có thể được sử dụng tương tự (mặc

dù các vị trí nhớ này có các mục đích khác).





Vùng RAM định địa chỉ bit

AT89C51 chứa 210 vị trí bit được định địa chỉ trong đó 128 bit chứa trong

các byte ở địa chỉ từ 20H đến 2FH và phần cũn lại chứa trong cỏc thanh ghi chức

năng đặc biệt.







Các dãy thanh ghi

32 vị trớ thấp nhất của bộ nhớ nội chứa các dãy thanh ghi.



1.2.5. Bộ nhớ ngoài



Các bộ vi điều khiển cần có khả năng mở rộng các tài nguyên trên chip (bộ

nhớ, I/O, v.v…) để tránh hiện tượng cổ chai trong thiết kế. Cấu trúc của MCS-51

cho ta khả năng mở rộng khơng gian bộ nhớ chương trình đến 64K và không gian

bộ nhớ dữ liệu đến 64K. ROM và RAM được thêm vào khi cần.





Truy xuất bộ nhớ chương trình ngồi

Bộ nhớ chương trình ngồi là bộ nhớ chỉ đọc, được cho phép bởi tín hiệu

PSEN.







Truy xuất bộ nhớ dữ liệu ngoài

Bộ nhớ dữ liệu ngoài là bộ nhớ đọc/ghi được cho phép bởi các tín hiệu RD

và WR ở các chân P3.7 và P3.6.







Giải mã địa chỉ

Nếu nhiều EPROM hoặc nhiều RAM hoặc cả hai giao tiếp với 89C51 ta cần

phải giải mã địa chỉ. Một IC giải mã điển hình là 74HC373.



9



Đồ án vi xử lý – vi điều khiển



Ngành: Công nghệ kỹ thuật điện – Điện tử

CHƯƠNG 2



NGHIÊN CỨU VÀ THIẾT KẾ HỆ THỐNG ĐIỀU KHIỂN ĐÈN GIAO

THƠNG 2 LUỒNG



u cầu và mục đích của hệ thống điều khiển đèn giao thơng



2.1.



Trước tình hình phương tiện tham gia giao thông ngày càng gia tăng không

ngừng và hệ thống giao thông ngày càng phức tạp đã dẫn đến tình trạng ùn tắc và

tai nạn giao thơng ngày càng tăng theo. Vì vậy để đảm bảo giao thơng được an

tồn và thơng suốt thì việc sử dụng các hệ thống tín hiệu để điều khiển và phân

luồng tại các nút giao thông là rất cần thiết. Với tầm quan trọng như vậy, hệ thống

điều khiển đèn giao thông cần đảm bảo những yêu cầu sau:











2.2.



Đảm bảo hoạt động chính xác và liên tục

Độ tin cậy cao

Đảm bảo làm việc ổn định, lâu dài

Đơn giản, dễ thiết kế, dễ lắp đặt, dễ sửa chữa

Chi phí rẻ nhất có thể

Hệ thống điều khiển đèn giao thông 2 luồng



10



Đồ án vi xử lý – vi điều khiển



Ngành: Công nghệ kỹ thuật điện – Điện tử



Nút giao thông gồm 2 luồng A-C và B-D



Hệ thống hoạt động như sau:



11



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

TỔNG QUAN HỌ VI ĐIỀU KHIỂN 8051

Tải bản đầy đủ ngay(0 tr)

×