Tải bản đầy đủ - 0 (trang)
2 Sơ đồ nguyên lý từng khối và chức năng

2 Sơ đồ nguyên lý từng khối và chức năng

Tải bản đầy đủ - 0trang

Hình 3.5 Hình dạng ATmega32 loại DIP và SMD.



Vi điều khiển này thuộc họ vi điều khiển AVR, đây là dòng sản phẩm được phát

triển bởi hãng Atmel. Vi điều khiển Atmega AVR có cơng suất cao, tiêu thụ năng

lượng thấp. Có 32 thanh ghi đa mục đích 8 bit, có bộ dao động bên trong, có nguồn

ngắt trong và ngắt ngoài. Cốt lõi của AVR là sự kết hợp các câu lệnh phong phú với

32 thanh ghi đa mục đích. Hình dạng ATMega 32 thực tế như Hình 3.5.

 Thơng số cơ bản của ATmega32:

• Vi điều khiển 8 bit cơng suất thấp, hiệu năng cao.

• Kiến trúc RISC mở rộng

- Tập lệnh với 131 lệnh, hầu hết mỗi lệnh đều được thực thi trong một chu

kỳ xung clock.

- Một tập thanh ghi với 32 thanh ghi 8 bit, tất cả các chip thuộc họ AVR đều

có tập thanh ghi này.

- Tần số tối đa có thể lên tới 16Mhz.

• Bộ nhớ chương trình và bộ nhớ dữ liệu.

- 32 Kbyte bộ nhớ lập trình được (flash), có thể nạp lại 10.000 lần.

- 1024 Byte EEPROM, có thể nạp lai 100.000 lần.

- 2 Kbyte SRAM nội Giao tiếp chuẩn JTAG(IEEE).

- Hỗ trợ chế độ Debug mở rộng trên chip.

28



- Lập trình cho Flash, EEPROM, set Fuse bit và lock bit thơng qua chuẩn

giao tiếp JTAG

• Đặc điểm thiết bị ngoại vi.

- 2 bộ Timer/Counter 8 bit hoat động riêng biệt.

- 1 bộ Timer/Counter 16 bit với Compare mode và Capture mode.

- Bộ đếm thời gian thực với bộ tạo dao động riêng biệt.

- 4 kênh PWM (Pulse Width Modulator) .

- 8 kênh 10 bit ADC.

- Giao tiếp chuẩn nối tiếp 2 dây.

- Lập trình truyền thơng nối tiếp USART.

- Bộ WatchDog Timer khả trình với bộ tạo dao động riêng biệt trên chip.

• Những điểm đặc biệt của vi điều khiển.

- Bao gồm cả ngắt nội lẫn ngắt ngoại.

- 6 chế độ Sleep: Idle, ADC noise reduction, Power-save, Power-down,

Standby, Extended Standby.

• I/O và hình thức đóng gói.

- 32 đường I/O lập trình được.

- 40 pin –PDIP, 44 lead-TQFP, 44 pad MLF.

• Điện thế hoạt động : 2.7 – 5.5V cho ATmega32L và

ATmega32

 Sơ đồ chân ATmega32



29



4.5- 5.5V cho



Hình 3.6 Sơ đồ chân Atmega 32 chân DIP [1]

Hình 3.7 Sơ đồ chân Atmega SMD [1]

 Mơ tả sơ đồ chân:

• VCC: cấp nguồn cho mạch.

• GND: nối đất.

• Reset: là đầu vào. Khi đưa điện áp mức thấp vào chân này có độ dài lớn hơn một

xung sẽ reset hệ thống.

• XTAL1, XTAL2 :được nối với thạch anh ngồi, tạo dao động cho mạch.

• AVCC:được nối với các bộ ADC, thơng thường nối với VCC qua một bộ lọc thơng

thấp.

• ARFF: điên ấp tham chiếu cho các bộ biến đổi ADC.

• Atmega32 gồm có 4 port: port A, port B, port C và port D với cách bố trí chân như

Hình 2.5 và Hình 2.6. Port A gồm 8 chân từ PA0 đến PA7. Port B với 8 chân PB0



30



đến PB7, tương tự cho Port C và D. Tại các chân đều là I/O(Input/Output) 2

hướng 8 bit linh hoạt. Ngoài ra với mỗi chân tại mỗi Port khác nhau lại mang

những tính năng đặc biệt khác nhau.

 Tổ chức bộ máy của Atmega 32



Hình 3.8 Sơ đồ khối Atmega32 [1]

31



• ATMEGA32 là loại vi điều khiển CMOS, nguồn thấp, 8 bit, xây dựng trên nền

tảng cấu trúc tập lệnh thu gọn tiên tiến cho AVR (Enhanced AVR RISC

architecture).

• RISC – Reduced Instruction Set Computer

• CISC – Complex Instruction Set Computer

Bộ nhớ chương trình – In-System Reprogrammable Flash Program Memory

-



Bộ nhớ Flash: 32K bytes được quản lý như 16K x 16 do hầu hết các lệnh của



-



AVR có chiều dài 16 hoặc 32 bit.

Bộ nhớ SRAM: 2K byte dùng để lưu biến và đánh địa chỉ như Hình 2.7.

Bộ nhớ EEPROM: 1K bytes.

Bộ nhớ EEPROM không bị mất dữ liệu khi mất nguồn, có thể ghi đọc trong lúc



chạy chương trình, dùng để lưu các tham số.

 Nguồn dao động:

- ATmega hổ trợ dao động ngoại bằng cách mắc thạch anh ngồi vào, và tần số

-



thạch anh người dùng có thể tùy chọn.

Trong AVR có sẵn một bộ giao động có thể lựa chọn với tần số từ 1Mhz-8 Mhz

(mặc định 1Mhz). Do đó nó có thể chạy mà khơng cần mắc thêm nguồn dao

động ngoài. Muốn sử dụng nguồn dao động ngồi chúng ta phải lập trình cho các

bít CKSEL3.0 và CKOPT theo Bảng 3.1 và Bảng 3.2.



Bảng 3.1: Lựa chọn Clock [1]



Bảng 3.2: Lựa chọn tần số hoạt động [1]



32



 Các ngắt:

- Khi có ngắt xảy ra, vi điều khiển sẽ tự động lưu các tham số của chương trình và

-



nhảy đến chương trình con thực hiện ngắt.

Các ngắt của Atmega32 được trình bày như Bảng 3.2.

Tất cả các ngắt đều có một vectơ ngắt riêng trong bảng vecto ngắt.

Các ngắt có quyền ưu tiên theo vị trí vector ngắt của nó .

Vector ngắt có địa chỉ càng thấp thì ngắt càng được ưu tiên hơn.



33



Bảng 3.3: Các ngắt của ATmega32. [1]



34



3.2.1.2 Khối xử lý trung tâm.



Hình 3.9 Khối xử lý trung tâm.

Khối xử lý trung tâm với chip điều khiển là AVR Atmega32 sẽ nhận tín hiệu hay

đọc thông tin từ cảm biến Hall, PIC12F629, EEPROM, giao diện PC qua UART để xử

lý, điều khiển hiển thị, hay đưa thông tin dữ liệu cần hiển thị ra khối hiển thị. Đây

chính là bộ não của hệ thống, nó thực hiện tồn bộ các cơng việc vậy nên có thể xem



35



đây là khối quan trọng nhất. Tại đây thông tin xử lý do người lập trình viết để điều

khiển như mong muốn.

3.2.2 Khối truyền dữ liệu

3.2.2.1 Giới thiệu IC ghi dịch 74HC595



Hình 3.10 IC 74HC595

IC 74HC595 là IC ghi dịch 8 bit kết hợp chốt dữ liệu, đầu vào nối tiếp đầu ra nối

tiếp hoặc song song, và có hình dạng thực tế như hình 3.10. Ta có thể kết hợp nhiều IC

74HC595 với nhau nhờ mắc nối tiếp đầu vào dữ liệu các IC lại với nhau.



Sơ đồ chân:



Hình 3.11 Sơ đồ chân 74HC595 [2]





Chức năng các chân ( sơ đồ chân xem Hình 3.11):



36



-



Input (Chân 14) : Đầu vào dữ liệu nối tiếp . Tại 1 thời điểm xung clock chỉ đưa

vào được 1 bit.

Output Q0=>Q7 : Trên các chân (15,1,2,3,4,5,6,7): Xuất dữ liệu khi chân chân

13 tích cực ở mức thấp và có một xung tích cực ở sườn âm tại chân chốt 12

Output enable (Chân 13) : Chân cho phép tích cực ở mức thấp (0) .Khi ở mức

cao, khơng có đầu ra nào được cho phép.

Chân 9: Chân dữ liệu nối tiếp. Nếu dùng nhiều 74HC595 mắc nối tiếp nhau thì

chân này đưa vào đầu vào của con tiếp theo khi đã dịch đủ 8bit.

Shift clock (Chân 11): Chân vào xung clock . Khi có 1 xung clock tích cực ở

sườn dương(từ 0 lên 1) thì 1bit được dịch vào IC.

Latch clock (Chân 12) : Xung clock chốt dữ liệu . Khi có 1 xung clock tích cực

ở sườn dương thì cho phép xuất dữ liệu trên các chân output.

Reset (Chân 10): Khi chân này ở mức thấp (mức 0) thì dữ liệu bị xóa trên chip.



Hình 3.12 Sơ đồ khối 74HC595 [2]



37



3.2.2.2 Khối truyền dữ liệu

IC 74HC595 là 1 loại IC dùng dịch dữ liệu nối tiếp sang song song, dữ liệu ngõ

vào được dịch khi có xung chân SCK, nhưng dữ liệu sau khi dịch được lưu bên trong

và dữ liệu chỉ được xuất ra các ngõ Q khi có xung ngõ vào chân RCK.



Bốn IC được mắc nối tiếp với nhau để tạo ra 1 chuỗi dữ liệu cho 32 LED. Ở đây

khi dữ liệu ngõ ra của 74HC595 mức 0 sẽ làm LED sáng và ngược lại.



38



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

2 Sơ đồ nguyên lý từng khối và chức năng

Tải bản đầy đủ ngay(0 tr)

×