Tải bản đầy đủ - 0 (trang)
5 Kết quả chạy trên kit

5 Kết quả chạy trên kit

Tải bản đầy đủ - 0trang

KẾT LUẬN

Nhóm em đã thực hiện thành cơng việc thiết kế, mô phỏng và triển khai trên

kit DE2 của máy chương trình được lưu trữ máy tính với tập lệnh đơn giản (RISC

SPM). Đây là một bài tập tương đối phức tạp, đòi hỏi nhiều thời gian, cơng sức để

nghiên cứu thực hiện. Qua bài tập lớn nay đã giúp nhóm em hiểu sâu hơn về code

Verilog, thiết kế mạch kiểu FSMD và sử dụng kit để triển khai mạch. Nhóm em một

lần nữa cảm ơn thầy Võ Lê Cường cùng các bạn trong lab AICS đã hướng dẫn chỉ dạy

trên lớp giúp chúng em hoàn thành bài tập lớn này.



39



TÀI LIỆU THAM KHẢO

[1] Michael D. Ciletti, Advanced Digital Design with the Verilog HDL, Prentice-Hall

Inc, 2003

[2] Pong P. Chu, FPGA Protyping by Verilog examples, John Wiley & Sons Inc, 2008

[3] Intel, Cyclone II Device Handbook, altera.com, 2008

[4] Internet



40



PHỤ LỤC

Toàn bộ code của bài tập lớn này nằm ở link sau:

https://drive.google.com/file/d/1Q3Q6hpWLW_CFKf0NDK4nyrSJbjduJBi/view?usp=sharing



41



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

5 Kết quả chạy trên kit

Tải bản đầy đủ ngay(0 tr)

×