Tải bản đầy đủ - 0 (trang)
CHƯƠNG II: THIẾT KẾ IP CORE BỘ ĐIỀU KHIỂN CHUỘT MÁY TÍNH THÔNG QUA CHUẨN

CHƯƠNG II: THIẾT KẾ IP CORE BỘ ĐIỀU KHIỂN CHUỘT MÁY TÍNH THÔNG QUA CHUẨN

Tải bản đầy đủ - 0trang

Đồ án thiết kế logic số



Cổng giao tiếp PS2 có tất cả 6 chân đánh số từ 1 đến 6. Chân số 3 và 4 tương ứng là

GND và nguồn. Nguồn sử dụng là 5V nhưng thực tế với thiết kế trên FPGA có thể sử

dụng mức điện áp 3.3V. Nguồn +5V được tạo bởi PC và mass GND cũng kết nối

với mass của PC. Cả bàn phím và máy tính đều có điện trở kéo lên cho Clock và Data

lên nguồn 5V. Chân 5 là chân tín hiệu đồng bộ CLK. Còn chân 1 là chân dữ

liệu DATA (PS2D) cho phép truyền dữ liệu theo chuỗi nối tiếp.Chân 2,6 là hai chân dự

trữ.



2.2. Giới thiệu cấu trúc chuột chuẩn PS2



Hình 2.2. Định dạng gói dữ liệu chuột PS2.



X8……,X0 : Các điểm trong trục tọa độ X.

Xv : Điểm tràn trục tọa độ X.

Y8…….,Y0 : Các điểm trong trục tọa độ Y.

Yv : Điểm tràn trục tạo độ Y.

L : Trạng thái phím bấm trái. Trạng thái ‘1’ khi chuột trái được bấm

R : Trạng thái phím bấm phải. Trạng thái ‘1’ khi chuột phải được bấm.



Đồ án thiết kế logic số

M : Trạng thái phím lăn , lật trang. Trạng thái ‘1’ khi phím bấm phải được bấm.



2.3. Thiết kế IP core bộ điều khiển chuột máy tính thơng qua chuẩn

PS2

2.3.1.



Giản đồ xung của cổng PS2.



Hình 2.3. Giản đồ xung cổng PS2



2.3.2. Ý tưởng thiết kế.

Sơ đồ khối của hệ thống bao gồm :



Đồ án thiết kế logic số



Hình 2.4.Sơ đồ khối hệ thống.



 Khối MOUSE_LED: có chức năng hiện thị trạng thái các phím bấm và vị trí của

chuột lên 8 LED đơn.

 Khối PS2_MOUSE: khối xác định các phím bấm và vị trí chuột.

 Khối PS2_RXTX: Khối có chức năng liên kết 2 khối truyền dữ liệu (ps2_tx) và

khối nhận dữ liệu (ps2_rx).

 Khối PS2_TX: Khối truyền đữ liệu.

 Khối PS2_RX: Khối nhận dữ liệu .



2.3.3. Sơ đồ khối truyền và nhận dữ liệu.



Đồ án thiết kế logic số



Hình 2.5. Sơ đồ khối truyền và nhận dữ liệu



 Ps2c: tín hiệu clock ps2.

 Ps2d: tín hiệu data ps2.

 Wr_ps2: tín hiệu máy chủ gửi tới bắt đầu quá trình truyền dữ liệu.

 din: đường dữ liệu vào.

 dout: đường dữ liệu ra

 clk: tín hiệu clock

 rx_en: tín hiệu cho phép nhận lấy từ tx_idle ( khi khối truyền chuyển sang

trạng thấy dỗi).



Đồ án thiết kế logic số

 tx_done_tick: q trình truyền dữ liệu hồn thành.

 rx_done_tick: q trình nhận dữ liệu hồn thành.



2.3.4. Sơ đồ thuật tốn khối truyền dữ liệu



Đồ án thiết kế logic số



Hình 2.6. Khối truyền dữ liệu



2.3.5. Sơ đồ thuật toán khối nhận dữ liệu.

 Khối nhận PS2_rx được xây dựng dưới dạng máy trạng thái hữu hạn (Finite

State Machine), ở đây ta chỉ sử dụng 3 trạng thái là IDLE,DPS,LOAD.Sơ đồ

chuyển trạng thái như sau:



Đồ án thiết kế logic số



Hình 2.7. Khối nhận dữ liệu



 Ban đầu ở trạng thái IDLE là trạng thái dỗi ,khi xuất hiện sườn âm đầu tiên của tín

hiệu clock (fall_edge =1) và chân cho phép nhận rx_en ở mức tích cực (rx_en

=1),bít START sẽ được đọc vào.



 Tín hiệu START được đọc và chuyển sang trạng thái DPS ,nhận dữ liệu,chờ đến

khi xuất hiện sườn âm tiếp theo của tín hiệu ps2c (fall_edge =1) thì bít tiếp theo



Đồ án thiết kế logic số

được đọc vào thanh ghi b,ban đầu n=9 ,cứ tiếp tục chờ đến sườn âm tiếp theo của

tín hiệu ps2c thì các bit thông tin được đẩy dần vào thanh ghi này cho tới đầy.

 Khi n=0 tức là đã nhận đủ 10 bít (8 bit data,1 bit parity,1 bít stop), máy trạng thái

chuyển về trạng thái IDLE và chờ để nhận dữ liệu tiếp theo.

 Kết thúc chuỗi bít tín hiệu rx_done_tick được đặt lên mức tích cực (rx_done_tick

=1).



2.3.6. Mơ hình thử nghiệm thiết kế IP core bộ điều khiển chuột PS2.

 Mơ hình trên KIT: Đề tài thực hiện thiết kế mạch điều khiển giao tiếp với chuột

qua cổng PS2 cấu hình cho FPGA và thử nghiệm trên KIT FPGA spartan3AN



Hình 2.7. Sơ đồ mô phỏng hệ thống



 Sơ đồ kết nối chân PS 2 trên kit



Đồ án thiết kế logic số



Hình 2.8. Sơ đồ kết nối chân PS2



 Yêu cầu về mặt thời gian cho các tín hiệu này thể hiện ở bảng sau:



Đồ án thiết kế logic số

Kết luận

Ngày này việc ứng dụng VHDL trong việc thiết kế mạch và chip ngày càng nhiều.

Công nghệ này đang là xu hướng của thời đại, đơn giản vì nó khơng chỉ tiêu tốn ít về tiền

bạc mà nó còn giúp cho chúng ta đơn giản trong việc thiết kế phần cứng.

Trên đây, chúng ta đã trình bày một cách khái quát về phương pháp thiết kế các

mạch. Những mạch cơ bản nhất đã được chúng ta thiết kế một cách chi tiêt, hoàn thiện

trên Xilinx ISE. Đây là cơ sở cho những thiết kế lơn hơn về phần cứng, để thiết kế các

ứng dụng cho các FPGA. Chúng em xin cám ơn sự giúp đỡ cúa thầy, cô trong khoa trong

quá trình làm đồ án.



Tài liệu tham khảo:

1. “FPGA Prototyping by VHDL Examples Xilinx Spartan-3 Version.Feb.2008”. Pong

P.Chu. Cleveland State University.

2. Circuit design with VHDL , Voilnei A.Pedroni

3. Slide bài giảng “Thiết kế logic số”. Đỗ Mạnh Hà,Đặng Hoài Bắc. Học viện Cơng

Nghệ Bưu Chính Viễn Thơng

4. Spartan-3A/3AN FPGA Starter Kit Board User Guidem, Xilinx.

5. “Giáo trình Điện tử số”. Đỗ Mạnh Hà, Trần Thị Thúy Hà. Học viện Cơng Nghệ Bưu

Chính Viễn Thông.

- Các website tham khảo:

http://dientuvietnam.net

http://www.xilinx.com

http://academic.csuohio.edu/chu_p/index.html

http://embdev.net/forum/fpga-vhdl-verilog



Đồ án thiết kế logic số



PHỤ LỤC

1. Code mouse_led.

----------------------------------------------------------------------------------- Company:

-- Engineer:

--- Create Date:



21:40:59 04/21/2013



-- Design Name:

-- Module Name: mouse_led - Behavioral

-- Project Name:

-- Target Devices:

-- Tool versions:

-- Description:

--- Dependencies:

--- Revision:

-- Revision 0.01 - File Created

-- Additional Comments:

----------------------------------------------------------------------------------library IEEE;



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

CHƯƠNG II: THIẾT KẾ IP CORE BỘ ĐIỀU KHIỂN CHUỘT MÁY TÍNH THÔNG QUA CHUẨN

Tải bản đầy đủ ngay(0 tr)

×