Tải bản đầy đủ - 0 (trang)
4 Thiết kế file chạy trên kit

4 Thiết kế file chạy trên kit

Tải bản đầy đủ - 0trang

Phần sử dụng trên DE2

HEX7

HEX6

HEX5

HEX4

HEX3, HEX2

HEX1, HEX0

LEDR[17]

LEDR[16]

LEDR[15]

LEDR[14]

LEDR[13]

LEDR[12]

LEDR[11]

LEDR[10]

LEDR[9]

LEDR[8]

LEDR[7]

LEDR[6]

LEDR[5:3]

LEDR[2:1]

LEDR[0]

LEDG



Nội dung hiển thị

4 bit ngoài cùng bên phải của R0_out (dưới dạng hexa)

4 bit ngoài cùng bên phải của R1_out (dưới dạng hexa)

4 bit ngoài cùng bên phải của R2_out (dưới dạng hexa)

4 bit ngoài cùng bên phải của R3_out (dưới dạng hexa)

8 bit PC_count (dưới dạng hexa)

8 bit address (dưới dạng hexa)

Tín hiệu Load_R0

Tín hiệu Load_R1

Tín hiệu Load_R2

Tín hiệu Load_R3

Tín hiệu Load_PC

Tín hiệu Inc_PC

Tín hiệu Load_IR

Tín hiệu Load_Add_R

Tín hiệu Load_Reg_Y

Tín hiệu Load_Reg_Z

Tín hiệu cờ zero

Tín hiệu write

3 bit Sel_Bus_1_Mux

2 bit Sel_Bus_2_Mux

Tín hiệu reset (sáng nếu reset mạch)

8 bit instruction



Việc gán các tín hiệu vào các phần hiển thị tương ứng nhóm em thực hiện

trong module RISC_SPM.

assign ledr[17]=Load_R0;

assign ledr[16]=Load_R1;

led7_seg l7 (R0_out[3:0],hex7);

33



led7_seg l6 (R1_out[3:0],hex6);

led7_seg l5 (R2_out[3:0],hex5);

led7_seg l4 (R3_out[3:0],hex4);

led7_seg l3 (PC_count[7:4],hex3);

led7_seg l2 (PC_count[3:0],hex2);

led7_seg l1 (address[7:4],hex1);

led7_seg l0 (address[3:0],hex0);

assign ledr[15]=Load_R2;

assign ledr[14]=Load_R3;

assign ledr[13]=Load_PC;

assign ledr[12]=Inc_PC;

assign ledr[11]=Load_IR;

assign ledr[10]=Load_Add_R;

assign ledr[9]=Load_Reg_Y;

assign ledr[8]=Load_Reg_Z;

assign ledr[7]=zero;

assign ledr[6]=write;

assign ledr[5:3]=Sel_Bus_1_Mux;

assign ledr[2:1]=Sel_Bus_2_Mux;

assign ledr[0]=~rst;

assign ledg=instruction;

Module chạy trên kit này ghép từ khối chia tần số và khối RISC_SPM.

clk_divider_1s c (.clk_50MHz(CLOCK_50),.clk_1s(clk1));

RISC_SPM M2

(clk1,SW[0],HEX7,HEX6,HEX5,HEX4,HEX3,HEX2,HEX1,HEX0,LEDR,LEDG);



34



3.5 Kết quả chạy trên kit



Hình 3.2 Kết quả chạy trên kit DE2



Hình 3.2 là kết quả mạch chạy trên kit DE2. Đối chiếu kết quả mô phỏng và

kết quả trên kit nhóm em thấy 2 kết quả giống nhau, như vậy mạch đã hoạt động đúng.



35



KẾT LUẬN

Nhóm em đã thực hiện thành công việc thiết kế, mô phỏng và triển khai trên

kit DE2 của máy chương trình được lưu trữ máy tính với tập lệnh đơn giản (RISC

SPM). Đây là một bài tập tương đối phức tạp, đòi hỏi nhiều thời gian, công sức để

nghiên cứu thực hiện. Qua bài tập lớn nay đã giúp nhóm em hiểu sâu hơn về code

Verilog, thiết kế mạch kiểu FSMD và sử dụng kit để triển khai mạch. Nhóm em một

lần nữa cảm ơn thầy Võ Lê Cường cùng các bạn trong lab AICS đã hướng dẫn chỉ dạy

trên lớp giúp chúng em hoàn thành bài tập lớn này.



36



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

4 Thiết kế file chạy trên kit

Tải bản đầy đủ ngay(0 tr)

×