Tải bản đầy đủ - 0 (trang)
Sơ đồ và định nghĩa

Sơ đồ và định nghĩa

Tải bản đầy đủ - 0trang

Để điều khiển khối giao tiếp USI thì chúng ta có 3 thanh ghi. Đó là 1 thanh

ghi điều khiển USICR (USI control Register), thanh ghi trang thái USISR (USI

status Register) và cuối cùng là thanh ghi dữ liệu USIDR (USI Data Register).



Các thanh ghi

o Thanh ghi điều khiển USICR: Thanh ghi điều khiển bao gồm cho phép

ngắt, thiết lập chế độ dây, chọn xung Clock, và Clock Strobe.



o Thanh ghi trạng thái USISR: Bao gồm cờ ngắt, cờ trạng thái dòng và



giá trị đếm



o Thanh ghi dữ liệu USIDR



23



2.2 Các linh kiện khác

2.2.1 EEPROM 25LC512

Bộ nhớ 512 Kbit, được chế tạo theo cơng nghệ CMOS, có một số đặc điểm

chính sau:

-



Tần số hoạt động tối đa 20MHZ



-



Điện áp hoạt động 2,5 - 5,5V



-



Hỗ trợ đọc ghi theo Byte, page, sector



-



Giao tiếp SPI



Dạng đóng gói 8 chân



Sơ đồ chân:



Sơ đồ khối:

24



Đọc dữ liệu từ EEPROM 25LC512

Hình sau mơ tả q trình đọc dữ liệu từ EEPROM 25LC512



Quá trình đọc dữ liệu từ EEPROM 25LC512:

-



Kéo chân CS xuống mức logic thấp để chọn chip.



-



Gửi 8bit chỉ dẫn đọc (READ) tới EEPROM 25LC512.



-



Gửi 16bit địa chỉ của Byte cần đọc tiếp theo chỉ dẫn đọc.



Sau khi chỉ dẫn đọc và địa chỉ được gửi chính xác, dữ liệu trong bộ nhớ

sẽ được gửi ra chân SO.

Các dữ liệu được lưu trữ trong bộ nhớ ở địa chỉ kế tiếp có thể được đọc

tuần tự bằng cách tiếp tục cung cấp xung clock. Con trỏ địa chỉ được tự

động tăng lên để các địa chỉ kế tiếp cao hơn sau mỗi Byte dữ liệu được

chuyển ra. Khi địa chỉ cao nhất đạt (1FFFFh), truy cập địa chỉ quay trở lại

địa chỉ 00000h, cho phép các chu kỳ đọc được tiếp tục vô thời hạn. Hoạt

động đọc được chấm dứt bởi kéo chân CS lên mức logic cao (Hình 2-1).

-



25



Ghi dữ liệu vào EEPROM 25LC512

Hình sau mơ tả q trình ghi dữ liệu vào EEPROM 25LC512



Quá trình ghi dữ liệu vào EEPROM 25LC512:

Trước khi ghi dữ liệu vào 25LC512 phải thực hiện mở chốt ghi dữ

liệu bằng cách phát đi chỉ dẫn WREN. Điều này được thực hiện bằng cách

thiết lập CS thấp và sau đó clocking ra các chỉ dẫn thích hợp vào 25LC512.

Sau khi 8 bit của chỉ dẫn được truyền đi, CS phải được đưa cao để thiết lập

chốt cho phép ghi. Nếu hoạt động ghi được bắt đầu ngay lập tức sau khi chỉ

thị Wren mà không kéo chân CS lên cao, dữ liệu sẽ khơng được ghi vì chốt

cho phép ghi khơng có được thiết lập đúng. 25LC512 cho phép ghi đè dữ

liệu mà khơng cần phải xóa dữ liệu cũ.

Sau khi mở chốt ghi dữ liệu, ta tiến hành ghi dữ liêu:

-



Kéo chân CS xuống mức logic thấp để chọn chip.



-



Gửi 8bit chỉ dẫn ghi (WRITE) tới EEPROM 25LC512.



-



Gửi 16bit địa chỉ của Byte cần đọc tiếp theo chỉ dẫn ghi.



-



Sau khi chỉ dẫn ghi và địa chỉ được gửi chính xác, dữ liệu sẽ được ghi

vào bộ nhớ.



Trong q trình ghi, ta có thể đọc thanh ghi trạng thái để kiểm tra trạng thái

của bit WPEN, WIP, WEL, BP1 và BP0. Một cố gắng đọc bộ nhớ sẽ không

thể trong thực hiện trong một chu kỳ ghi. Khi chu trình ghi hồn tất, chốt

cho phép ghi được thiết lập lại.

 Read Status Register Instruction (RDSR)- thanh ghi chỉ dẫn

trạng thái đọc: cho phép đọc thanh ghi trạng thái bất kỳ lúc nào,

ngay cả khi trong lúc ghi dữ liệu.

 Write Status Register Instruction (WRSR)- thanh ghi chỉ dẫn

trạng thái ghi: cho phép người dùng có thể ghi các bit trong thanh

ghi trạng thái. Người sử dụng có thể chọn một trong bốn chế độ

bảo vệ cho mảng bằng cách ghi các bit thích hợp trong thanh ghi

trạng thái.

26



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

Sơ đồ và định nghĩa

Tải bản đầy đủ ngay(0 tr)

×