Tải bản đầy đủ - 0 (trang)
CÁC THANH GHI ĐIỀU KHIỂN NGẮT:

CÁC THANH GHI ĐIỀU KHIỂN NGẮT:

Tải bản đầy đủ - 0trang

ngồi



kích



hoạt



ngắt



được



định



nghĩa



trong



bảng



sau:



 General Interrupt Mask Register– GIMSK



• Bit 7 – INT1: External Interrupt Request 1 Enable

Khi bit INT1 set lên 1 và I-bit trong thanh ghi trạng thái SREG là 1,ngắt chân

ngồi được kích hoạt. Ngắt tương ứng của External Interrupt Request 1 được

thực thi từ INT0 Interrupt Vector.

• Bit 6 – INT0: External Interrupt Request 0 Enable

Khi bit INT0 set lên 1 và I-bit trong thanh ghi trạng thái SREG là 1,ngắt chân

ngồi được kích hoạt. Ngắt tương ứng của External Interrupt Request 0 được

thực thi từ INT0 Interrupt Vector.

 External Interrupt Flag Register – EIFR



• Bit 7 – INTF1: External Interrupt Flag 1

Khi 1 sự kiện tại chân INT1 kích hoạt 1 yêu cầu ngắt INTF1 sẽ lên 1. Nếu I-bit

trong SREG và bit INT1 trongGICR là 1,MCU sẽ nhảy đến vector ngắt tương

ứng. Cờ sẽ xóa khi thực hiện ngắt thường xun. Đơi khi, cờ có thể được xóa nếu

ta ghi trực tiếp 1 giá trị vào nó

• Bit 6 – INTF0: External Interrupt Flag 0

Khi 1 sự kiện tại chân INT0 kích hoạt 1 yêu cầu ngắt INTF0 sẽ lên 1. Nếu I-bit

trong SREG và bit INT1 trong GIMSK là 1,MCU sẽ nhảy đến vector ngắt tương

ứng. Cờ sẽ xóa khi thực hiện ngắt thường xun. Đơi khi, cờ có thể được xóa nếu

ta ghi trực tiếp 1 giá trị vào nó



2.1.4 Các cổng vào ra (I/O)

Vi điều khiểnATTiny2313 có 18 đường vào ra chia làm 3 nhóm: một nhóm 8

bit, một nhóm 7 bit và một nhóm 3 bit . Các đường vào ra này có rất nhiều tính



12



năng và có thể lập trình được. Ở đây ta sẽ xét chúng là các cổng vào ra số. Nếu

xét trên mặt này thì các cổng vào ra này là cổng vào ra hai chiều có thể định

hướng theo từng bit. Và chứa cả điện trở pull-up (có thể lập trình được). Mặc dù

mỗi port có các đặc điểm riêng nhưng khi xét chúng là các cổng vào ra số thì

dường như điều khiển vào ra dữ liệu thì hồn tồn như nhau. Chúng ta có thanh

ghi và một địa chỉ cổng đối với mỗi cổng, đó là : thanh ghi dữ liệu cổng

( PORTA, PORTB, PORTD), thanh ghi dữ liệu điều khiển cổng (DDRA, DDRB,

DDRD) và cuối cùng là địa chỉ chân vào của cổng (PINA, PIND, PIND).



Port A

• RESET – Port A, Bit 2

RESET, Reset pin: Khi cầu chì RSTDISBL đã lập trình, chức năng của chân này

là vào ra binh thường,và 1 phần sẽ phải dựa vào Power-on Reset và Brown-out

Reset như là nguồn reset của nó.

• XTAL2– Port A, Bit 1

XTAL2: Chân 2 dao động tạo clock. Sử dụng chân clock thạch anh,hoặc

dao động thạch anh tần số thấp. Khi dùng chân làm dao động thì khơng thể làm

chân nhập xuất được nữa.

• XTAL1– Port A, Bit 0

XTAL1: Chân 1 dao động tạo clock. Sử dụng chân clock thạch anh,hoặc

dao động thạch anh tần số thấp. Khi dùng chân làm dao động thì khơng thể làm

chân nhập xuất được nữa.



Port B

•USCK/SCL/PCINT7 – Port B, Bit 7

SCK: Master Clock output, Slave Clock input pin for SPI channel. Khi SPI được

kích hoạt là Slave, chân này được cấu hình là 1 chân ngõ vào bất chấp sự điều

chỉnh từ DDB7.

• MISO/DO/PCINT6 – Port B, Bit 6

MISO: Master Data input, Slave Data output pin for SPI channel, Three-wire

mode Universal Serial Interface Data output. Khi SPI được kích hoạt là Master,

chân này được cấu hình là 1 chân ngõ vào bất chấp sự điều chỉnh từ DDB6.

• MOSI/DI/SDA/PCINT5 – Port B, Bit 5

MOSI: SPI Master Data output, Slave Data input for SPI channel, Three-wire

mode Universal Serial Interface Data input. Khi SPI được kích hoạt là Slave,

chân này được cấu hình là 1 chân ngõ vào bất chấp sự điều chỉnh từ DDB5. Khi

SPI được kích hoạt là Master, dữ liệu trực tiếp của chân này được điều khiển bởi

DDB5.

• OC1B/PCINT4 – Port B, Bit 4

OC1B: Output Compare Match B output. chân PB4 có thể phục vụ như là một

đầu ra bên ngoài cho Timer/Counter1 Output Compare B.

PCINT4: Pin Change Interrupt Source 4, có thể phục vụ như một nguồn ngắt bên

ngồi.

• OC1A /PCINT3 – Port B, Bit 3

OC1A: Output Compare Match A output. Chân PB3 có thể phục vụ như là một

đầu ra bên ngoài cho Timer/Counter1 Output Compare A.



13



PCINT3: Pin Change Interrupt Source 3, có thể phục vụ như một nguồn ngắt bên

ngồi.

• OC0A/PCINT2 – Port B, Bit 2

OC0A: Output Compare Match A output. Chân PB2 có thể phục vụ như là một

đầu ra bên ngoài cho Timer/Counter0 Output Compare A.

PCINT2: Pin Change Interrupt Source 2, có thể phục vụ như một nguồn ngắt bên

ngồi.

• AIN1/PCINT1 – Port B, Bit 1

AIN1: Analog Comparator Negative input. Cấu hình như là bộ so sánh tín hiệu

Analog thụ động đầu vào.

PCINT1: Pin Change Interrupt Source 1, có thể phục vụ như một nguồn ngắt bên

ngồi.

• AIN0/PCINT1 – Port B, Bit 1

AIN0: Analog Comparator Positive input. Cấu hình như là bộ so sánh tín hiệu

Analog tích cực đầu vào.

PCINT0: Pin Change Interrupt Source 0, có thể phục vụ như một nguồn ngắt bên

ngồi.



Port D

• ICP – Port D, Bit 6



(ICP): Timer/Counter1 Input Capture Pin. Chân PD6 có thể hoạt động như

một Input Capture cho Timer/Counter1

• OC0B/T1 – Port D, Bit 5

OC0B: Output Compare Match B output. Chân PD5 pin có thể phục vụ như là



một đầu ra bên ngoài cho Timer/Counter0.

T1: Timer/Counter1 External Counter Clock input, được thiết lập khi set giá trị 1

cho bit CS02 và CS01 trong thanh ghi Timer/Counter1 Control Register

(TCCR1)

• T0 – Port D, Bit 4

T0: Timer/Counter0 External Counter Clock input, được thiết lập khi set giá trị 1

cho bit CS02 và

CS01 trong thanh ghi Timer/Counter0 Control Register (TCCR0)

• INT1 – Port D, Bit 3

INT1, Ngắt nguồn bên ngồi 1: Chân PD3 có thể làm chức năng như 1 nguồn

ngắt ngồi.

• INT0 – Port D, Bit 2

INT0, Ngắt nguồn bên ngồi 0: Chân PD2 có thể làm chức năng như 1 nguồn

ngắt ngồi.

• TXD – Port D, Bit 1

TXD, Truyền tải dữ liệu (chân dữ liệu ra của USART). Khi bộ truyền USART

được kích hoạt ,chân này được cấu hình như là một ngõ ra bất kể giá trị của

DDD1.

• RXD – Port D, Bit 0

RXD, Nhận dữ liệu (chân dữ liệu vào của USART). Khi bộ nhận USART được

kích hoạt ,chân này được cấu hình như là một ngõ vào bất kể giá trị của DDD0



14



Mô tả thanh ghi của port I/O

- Port A:

Port A Data Register – PORTA



Port A Data Direction Register – DDRA



Port A Input Pins Address – PINA



- Port B:

Port B Data Register – PORTB



Port B Data Direction Register – DDRB



Port B Input Pins Address – PINB



- Port D:

Port D Data Register – PORTD



15



Port D Data Direction Register – DDRD



Port D Input Pins Address – PIND



2.1.5 Bộ định thời 8Bit TIMER/COUNTER 0

Bộ định thời (timer/counter0) là một module định thời/đếm 8 bit, có các đặc

điểm sau:

 Bộ đếm một kênh

 Xóa bộ định thời khi trong mode so sánh (tự động nạp)

 PWM

 Tạo tần số

 Bộ đếm sự kiện ngoài

 Bộ chia tần 10 bit

 Nguồn ngắt tràn bộ đếm và so sánh

Sơ đồ cấu trúc của bộ định thời:



Hình 5.1. Sơ đồ cấu trúc bộ định thời



16



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

CÁC THANH GHI ĐIỀU KHIỂN NGẮT:

Tải bản đầy đủ ngay(0 tr)

×