Tải bản đầy đủ - 0 (trang)
CHƯƠNG 5:MẠCH TUẦN TỰ FLIP-FLOP,VÀ GHI DỊCH

CHƯƠNG 5:MẠCH TUẦN TỰ FLIP-FLOP,VÀ GHI DỊCH

Tải bản đầy đủ - 0trang

Mạch tuần tự chia làm 2 loại: Đồng bộ và không đồng bộ. Ở mạch đồng bộ, các phần

tử của mạch chịu tác động đồng thời của xung đồng hồ (CK - Clock) và mạch khơng

đồng bộ thì khơng có xung CK. Phần tử cơ bản cấu thành mạch tuần tự là các flip - flop.

Nội dung chương trình chương này gồm các phần:

1..KHÁI NIỆM FLIP-FLOP, PHÂN LOẠI, PHƯƠNG PHÁP KÍCH

2. FLIP-FLOP JK

3.FLIP-FLOP RS

4..FLIP-FLOP T

5 .FLIP-FLOP D & MẠCH GHI.



1.Khái niệm Flip-Flop, phân loại, phương pháp kích.

1.1 Khái niệm:

Flip-Flop (viết tắt là FF) là mạch dao động đa hài hai trạng thái bền, được xây dựng

trên cơ sở các cổng logic và hoạt động theo một bảng trạng thái cho trước. FF là mạch có



khả năng lật lại trạng thái ngõ ra tùy theo sự tác động thích hợp của ngõ vào, điều này có

ý nghĩa quan trọng trong việc lưu trữ dữ liệu trong mạch và xuất ra khi cần.



Hình 5.1 : Sơ đồ khối mơ hình một Flip-Flop

Một Flip – Flop thường có:

- Một hoặc hai ngõ vào dữ liệu, một ngõ vào xung Ck (Clock – xung đồng hồ ) và có thể



có các ngõ bất đồng bộ như Clear (xóa), Preset (thiết lập).

- Hai ngõ ra, thường được kí hiệu là Q (ngõ ra chính ) và (ngõ ra phụ). Người ta thường

dùng trạng thái của ngõ ra chính để chỉ trạng thái của FF. Nếu hai ngõ ra có trạng thái

giống nhau ta nói FF ở trạng thái cấm.

- Flip flop có thể được tạo nên từ mạch chốt.

- Điểm khác biệt giữa một mạch chốt và một FF là: FF chịu tác động của xung đồng hồ

còn mạch chốt thì khơng.

- Người ta gọi tên các FF khác nhau bằng cách dựa vào tên các ngõ vào dữ liệu của

chúng.



Hình 5.2:Ký hiệu của một Flip - Flop

1.2 Phân loại:



FlipFlop co thể được phân loại theo tín hiệu điều khiển hoặc phân loại theo chức năng.

 Theo tín hiệu điều khiển (xung Clock )

- Khơng có tín hiệu điều khiển đồng bộ (FF khơng đồng bộ).

- Có tín hiệu điều khiển đồng bộ (FF đồng bộ).

 Theo chức năng:



-



JK – FlipFlop : Jordan và Kelly - Tên 2 nhà phát minh

RS – FlipFlop : Reset - Set Xóa - Thiết lập

T – FlipFlop :Toggle - Bập bênh, bật tắt

D – FlipFlop : Delay - Trễ



1.3 Phương pháp kích:

Ngỏ ra của FF đồng bộ thay đổi trạng thái khi có sự tác động của xung Clock (xung CK)

còn gọi là các xung kích. Xung đồng hồ (Clock) được diễn tả bằng một xung vuông,

thường là một chuối xung vng, do vậy để kích FF ta có thể kích mức cao (mức 1), mức

thấp (mức 0) hoặc kích bằng cạnh lên (sườn lên, sườn dương) hay cạnh xuống (sườn

xuống, sườn âm) điều này hoàn toàn phụ thuộc vào cấu trúc của FF.



Hình 5.3 Phương pháp kích bằng xung Clock



Hình 5.4 : Ký hiệu các kiểu kích FF bằng xung CK

Sườn lên và mức logic 1 có mối quan hệ với nhau, vì vậy mạch tạo sườn lên là mạch

cải tiến của mạch tác động theo mức logic 1.

Sườn lên thực chất là một xung dương, có thời gian tồn tại rất ngắn. Để cải tiến các

FF tác động theo mức logic 1 thành FF tác động theo sườn lên ta mắc vào trước FF đó

một mạch tạo sườn lên.



Hình 5.5: FF có tín hiệu Ck điều khiển theo sườn lên

2. FLIP-FLOP R-S

2.1 RS-FF không đồng bộ

 Dạng 1: RSFF khơng



S

0

0

1

1



R

0

1

0

1



Q

Q0

0

1

X



Hình 5.6 RSFF khơng đồng bộ cổng NOR



đồng bộ dùng cổng NOR



Bảng 5.1: bảng trạng thái RS -FF



Dựa vào bảng chân trị cuả cổng NOR để giải thích hoạt động của sơ đồ mạch này:

-S=0,R=1



Q=0.Q=0 hồi tiếp về cổng NOR 2 nên cổng NOR 2 có hai ngõ vào bằng 0



=1.Vậy Q=0 và

-S=1,R=0



=1.



=0. =0 hồi tiếp về cổng NOR 1 nên cổng NOR 1 có hai ngõ vào =0.



Q=1.Vậy,Q=1 và



=0



-Giả sử ban đầu S=0,R=1



Q=0 và



=1.



Nếu tín hiệu ngõ vào thay đổi thành S=0,R=0(R chuyển từ 1

+S=0 và Q=0



=1



0) ta có:



+R=0 và



=1



Q=0



-Giả sử ban đầu S=1,R=0



RSFF giữ nguyên trạng thái cũ trước đó.

Q=1 và



=0



Nếu tín hiệu ngõ vào thay đổi thành: R=0,S=0 (S chuyển từ 1

+R=0 và



=0



0) ta có:



Q=1



+S=0 và Q=1



=0



RSFF giữ nguyên trạng thái cũ trước đó.



 Dạng 2: RSFF khơng



Q

0

0

1

1



0

1

0

1



đồng bộ dùng cổng NAND



X

1

0

Q0



Hình 5.7: RSFF khơng đồng bộ cổng NAND



Bảng 5.2 Bảng trạng thái RS-FF.



Dựa vào bảng chân trị của cổng NAND:



Ta có:

-



Q=1.Q=1 hồi tiếp về cổng NAND 2 nên cổng NAND 2 có hai ngõ vào



bằng 1 vậy



=0.



bằng 1 vậy Q=0.



hồi tiếp về cổng NAND 1 nên cổng NAND 1 có hai ngõ vào



-



đây là trạng thái cấm.

Giả sử trạng thái trước đó có Q=1,



NAND 1 có một ngõ vào bằng 0 Vậy Q=1



hồi tiếp về cổng NAND 1 nên cổng

RSFF giữ nguyên trạng thái cũ.



*Như vậy gọi là FF khơng đồng bộ bởi vì chỉ cần một trong hai ngõ vào S hay R thay đổi

thì ngõ ra cũng thay đổi theo.

Về mặt kí hiệu,các RSFF khơng đồng bộ được kí hiệu như sau:



a)RS tác động mức 1

b) RS tác động mức 0

Hình 5.8: Kí hiệu các RS - FF khơng đồng bộ

2.2 RS - FF đồng bộ

Mạch RSFF đồng bộ hoạt động cần có tín hiệu đồng bộ, nghĩa là cần có xung đồng

hồ (xung kích Ck). ngỏ ra của FF phụ thuộc vào trạng thái ngỏ vào R-S đồng thời cần xác

định tại vị trí xung kích tác động

Trong đó: Ck là tín hiệu điều khiển đồng bộ hay tín hiệu đồng hồ(Clock). Khảo sát

hoạt động của mạch:



a) Sơ đồ logic RS – FF đồng bộ



b) ký hiệu RS – FF đồng bộ mức cao



Hình 5.9: RSFF đồng bộ.

Từ sơ đồ mạch RS – FF ta có bảng trạng thái ứng với xung kích Ck như sau



S

X

0

0

1

1



R

X

0

1

0

1



Ck

0

1

1

1

1



Q

Q0

Q0

0

1

X



Bảng 5.3: Bảng trạng thái RS – FF đồng bộ mức cao

-Ck=0:Cổng NAND 3 và 4 khóa khơng cho dữ liệu đưa vào.Vì cổng NAND 3 và 4 đều

Q=Q0:RSFF giữ ngun trạng thái cũ.



có ít nhất 1 ngõ vào Ck=0



-Ck=1:Cổng NAND 3 và 4 mở. Ngõ ra Q sẽ thay đổi tùy thuộc vào trạng thái của S và R.

+S=0,R=0



Q=Q0



+S=0,R=1



Q=0



+S=1,R=0



Q=1



+S=1,R=1



Q=X



Trong trường hợp này tín hiệu đồng bộ Ck tác động mức 1.Trong trường hợp Ck tác động

mức 0 thì ta mắc thêm cổng đảo như sau:



Hình 5.10:Mắc thêm cổng đảo trong trường hợp Ck tác động mức 0.

FF – RS đồng bộ còn có loại tác động bằng xung kích cạnh lên hay cạnh xuống, đây là

loại được sử dụng phổ biến nhất



Xung CK tác động cạnh lên



Xung Ck tác động cạnh xuống



Hình 5.11: RS – FF tác động bằng cạnh

CK

0









S

X

0

0

1



X

0

1

0







1



1



Q



R



N

Q

0

1

0

0

0

1

1

Trạng thái cấm

1



N+1

Q

0

1

0

1



N

SR

0X

10

01

X0



a) RSFF kích bằng mức



b) Bảng hàm kích RSFF



Bảng 5.4: Bảng trạng thái và hàm kích RS –FF đồng bộ cổng NOR

Ví dụ 1: Thiết kế mạch đếm đồng bộ - đếm xuống – xung Ck tác động cạnh lên, mod

=12. Sử dụng FF RS

Bảng trạng thái :

Tp

0

1

2

3

4

5

6



0

0

0

0

0

0

0



0

0

0

0

1

1

1



0

0

1

1

0

0

1



0

1

0

1

0

1

0



0X

0X

0X

0X

0X

0X

0X



0X

0X

0X

10

X0

X0

X0



0X

10

X0

01

0X

10

X0



10

01

10

01

10

01

10



7

8

9

10

11



0

1

1

1

1



1

0

0

0

0



SDRD



S CR C



1

0

0

1

1



1

0

1

0

1



10

X0

X0

X0

01



QDQC

00

Q BQ A

00

0X

01

0X

11

0X

10

0X

SD = QCQBQA



01



01

0X

0X

0X

0X



11



01

0X

10

X0

01



10



0X XX X0

0X XX X0

10 XX 01

X0 XX X0

RD = QDQBQA



QDQ

C



Q BQ



00



01



11



10



A



00

01

11

11QDQC10 00

10

Q BQ A

XX00 X0 10

XX01 X0 01

XX11 01 01

XX10 X0 10



SC = 1 RC =QD

S BR B

QDQC

00

Q BQ A

00

0X

01

0X

11

10

10

0X



01

X0

X0

01

X0



0X 0X XX

10 10 XX

01 01

S RA XX

01X0 11X0A 10

XX

10

01

01

10



0X

0X

0X

0X



XX 10

XX 01

XX 01

XX 10 SB= 1 RB = QB

SA = A RA = QA



Ví dụ 2: Vẽ dạng sóng ngỏ ra RS – FF đồng bộ mức cao



01

10

01

10

01



3.FLIP-FLOP JK

3.1 Cấu trúc:

FF JK được tạo ra từ FF RS, nhằm khắc phục trạng thái cấm của RS – FF, nhờ tín hiệu

hồi tiếp từ ngỏ ra thơng qua cổng AND. Khi đó : J ~ S và K ~ R



Hình 5.12: Cấu trúc FF JK từ RS - FF

3.2 Kí hiệu và bảng trạng thái:

JK – FF chỉ hoạt động ở chế độ đồng bộ



Xung CK tác động cạnh lên



Xung CK tác động cạnh xuống



Hình 5.13: Ký hiệu các loại JK – FF

CK

0

1

1

1

1



J

X

0

0

1

1



K

X

0

1

0

1



N+1



Q

Q0

Q0

0

1



Bảng 5.5 :

Hàm kích JK

Theo bảng trạng

thái cấm và thay vào



N



1

0

Q0

N

Q

0

0

1

1



Q

0

1

0

1



JK

0X

1X

X1

X0



Bảng trạng thái JK – FF



Bảng 5.6:



– FF

thái ta thấy FF JK đã thốt khỏi trạng

đó là trạng thái đảo ( khi J = K = 1 thì



Q = 0 ) người ta lợi dụng trạng thái này để thiết kế mạch đếm.

Ví dụ 1: Thiết kế mạch đếm đồng bộ đếm lên mod 5, xung Ck tác động cạnh lên .

 Ta có bảng trạng thái



TP

0



0



0



0



0X



0X



1X



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

CHƯƠNG 5:MẠCH TUẦN TỰ FLIP-FLOP,VÀ GHI DỊCH

Tải bản đầy đủ ngay(0 tr)

×