Tải bản đầy đủ - 0 (trang)
2 Liệt kê các thiết bị có trong hệ thống

2 Liệt kê các thiết bị có trong hệ thống

Tải bản đầy đủ - 0trang

Bộ cộng logic (74ls32)

Bộ cộng đảo (NOR-4)

Bộ logic đảo (74ls14)

IC đếm (74ls190)

IC so sánh (74ls85)

Led 7 thanh (7SEG-BCD-GRN)



4

2

8

6

4

8



2.2.1 Nút bấm (thay thế cho cảm biến xe ra vào)

 Vì lý do khó có thể thực hiện mơ phỏng với cảm biến xe ra vào trong

proteus, nên nhóm chúng em thực hiện thay thế cảm biến xe ra vào

bằng nút ấn (Button).

 Nút ấn có tác dụng thay cảm biến để nhận biết xe ra vào, tác động đến

mạch lật để đóng mở barie.



Hình b

 HìnhHình

a khơng

a có tín hiệu, hình b có tín hiệu.

 Khi có xe vào hoặc ra khỏi bãi cảm biến sẽ nhận biết và phát tín hiệu:

tương ứng với việc đóng và mở 2 nút ấn để đưa tín hiệu vào hệ thống.



2.2.2 Mạch lật (74ls112)



Hình 2. 1: Hình ảnh thực tế và mơ phỏng IC 74LS112

8



 IC 74ls112 là mạch lật loại J-K (đã được trình bày ở phần trên) có tác

dụng để đổi trạng thái logic của các chân ra khi nhận được tín hiệu

vào chân CLK từ các cảm biến (nút ấn).

 Bên dưới là bảng tín hiệu vào ra của IC.



R

L

H

L

H

H

H

H

H



S

H

L

L

H

H

H

H

H



Inputs

Outputs

CLK

J

K

Q

X

X

X

H

L

X

X

X

L

H

X

X

X

H (Note 1) H (Note 1)



L

L

Q0

Q0



H

L

H

L



L

H

L

H



H

H

Toggle

H

X

X

Q0

Q0

Bảng 1: Sơ đồ nguyên lý IC



2.2.3 Bộ tích logic AND (74ls08)

 Ngõ ra Q ở mức cao nếu ngõ vào A "AND" ngõ vào B đều ở mức cao

(giống như nhân A với B): Q= A AND B. Một cổng AND có thể có hai

hoặc nhiều ngõ vào. Ngõ ra của nó ở mức cao nếu tất cả các ngõ vào ở

mức cao.



Phương trình



Y=A.B



Bảng chân lý



A

0

0

1

1



B

0

1

0

1



Ký hiệu và sơ đồ chân



Y

0

0

0

1



Bảng 2: Nguyên lý hoạt động bộ logic AND



9



2.2.4 Cổng NOT – Bộ đảo

 Ngõ ra Q ở mức cao khi ngõ vào A là đảo (Not) của mức cao, ngõ ra

là đảo (ngược lại ) của ngõ vào : Q = NOT A. Cổng NOT chỉ có thể có

một ngõ ra. Một cổng NOT cũng có thể được gọi là bộ đảo.

Phương trình



Bảng chân lý



A

0

1



Y=



Ký hiệu và sơ đồ chân



Y

1

0



Bảng 3: Nguyên lý hoạt động bộ logic NOT

 Đối với hàm NOT giá trị của hàm sẽ là đảo của giá trị biến. Khi biến

có giá trị bằng 0 thì hàm bằng 1 ngược lại khi biến bằng 1 thì hàm có

giá trị bằng 0.

2.2.5









Bộ cộng logic (74ls32)

Phép cộng logic còn được gọi là phép OR.

Dấu của phép cộng logic là “+” hay dấu “v”.

Tổng logic bằng 1 khi có một hay một số tốn hạng bằng 1.



Phương trình



Y=A+B



Bảng chân lý



A

0

0

1

1



B

0

1

0

1



Ký hiệu và sơ đồ chân



Y

0

1

1

1



10



Bảng 4:Nguyên lý hoạt động bộ cộng logic OR

2.2.6 Bộ cộng đảo (NOR-4)

 Đối voied hàm NOR giá trị của hàm sẽ bằng 1 khi toàn bộ giá trị của

biến bằng 0.

 Ngược lại, một trong các giá trị của biến bằng 1, giá trị của hàm đó có

giá trị bằng 0.

Phương trình



Y=



Bảng chân lý



A

0

0

1

1



B

0

1

0

1



Ký hiệu và sơ đồ chân



Y

1

0

0

0



Bảng 5: Nguyên lý hoạt động bộ cộng đảo NOR



2.2.7 Ic đếm (74ls190)

 Thông số kỹ thuật:

 Điện áp hoạt động: 4.5 ~ 5.5V

 Dòng điện ngõ ra: IOH = -0.4mA, IOL = 8mA

 IC 74LS190 là IC dòng TTL dùng để đếm lên và đếm xuống chia 10

hay gọi là vi mạch thuận nghịch thập phân (MOD10).

 Khi có xung vào chân đếm của 74LS190 thì tùy vào điều kiện mà

chúng ta cấu hình đếm lên hay đếm xuống thì IC này cứ mỗi sườn lên

của xung đầu vào thì nó giải mã ra mã BCD.

 Nếu mà đếm xuống thì nó sẽ đếm và giải mã kiểu này : Xung vào thứ

1 nó giải mã BCD ra (0001) tức là số 9, tương tự như vậy thì xung thứ

2 nó giải mã BCD ra (1000) tức là số 8 cứ thế cho đến xung thứ 9 và

BCD là số 0. Còn đếm lên thì ngược lại.

11



Hình 2. 2: Hình ảnh IC

trong mơ phỏng



Hình 2. 3: Sơ đồ chân 74LS190

 Chức năng của các chân:

+ Vcc là chân cấp nguồn 5V

+ GND là chân cấp nguồn Mass

+ Q0 đến Q3 là đầu ra của bộ đếm mã BCD

+ CLK là ngõ vào cấp xung Clock cho mạch đếm

+ CE là ngõ cho vào tích cực ln đặt ở mức logic 0

+ U/D : Chân cấu hình cho đếm lên hay đếm xuống. Nếu đếm lên



12



thì mức 0 và đếm lùi là 1

+ PL là ngõ đầu vào thiết lập trạng thái đầu cho mạch đếm : PL= 0;

Qi = Ai ( i=0,1,2,3)

+ A0 đến A3 là các đầu vào dữ liệu

+ TC và RC là hai ngõ ra dùng để kết nối liên tầng giữa hai con

74LS190



2.2.8 Ic so sánh (74ls85)



Hình 2. 4: Hình ảnh IC trong mơ phỏng

 Thơng số kỹ thuật:

 Điện áp cung cấp: 4.75V ~ 5.25V

 Dải nhiệt độ hoạt động: 0 ~ 70oC

 Dòng điện ngõ ra: IOH = -0.4mA, IOL: 8mA

 IC 74LS85 là IC so sánh 2 số nhị phân 8 bit.



13



 Mỗi số có bốn đầu vào song song (A0 -A3, B0 -B3); A3, B3 là đầu

vào quan trọng nhất.

 Ba đầu ra được cung cấp: "Một lớn hơn B" (OA> B), "Một ít hơn B"

(OA
 Điện áp đầu vào cung cấp cho IC 74LS85 thấp chỉ trong khoảng

từ 4.75V ~ 5.25V, IC hoạt động tốt nhất ở điện áp 5V.



Hình 2. 5: Sơ đồ chân IC 74LS85



14



Hình 2. 6: Bảng chân lý

 Ở 8 trường hợp đầu mạch so sánh bình thường, lần lượt so sánh từ bít

cao trước. Khi tất cả các bit của 2 ngõ vào đều bằng nhau thì phải xét

đến logic của các ngõ vào nối chồng (được dùng khi ghép chồng nhiều

IC để có số bit so sánh lớn hơn). Logic ở các ngõ vào này thực ra là

của các ngõ ra tầng so sánh các bit thấp (nếu có). Trường hợp ngõ vào

nối chồng nào lên cao thì ngõ ra tương ứng cũng lên cao.Trường hợp

các bít trước khơng so sánh được thì các ngõ ra sau cùng đều thấp.

Trường hợp khơng có tín hiệu ngõ vào nối chồng thì tức là dữ liệu ngõ

vào A và B khác nhau nên ngõ ra A < B và A> B đểu ở mức cao. Vậy

để mạch so sánh đúng 4 bit thì nên nối ngõ nối chống A = B ở mức

cao.

2.2.9 Led 7 thanh



Hình 2. 7: Sơ đồ led 7 thanh



15



 Led 7 thanh có cấu tạo bao gồm 7 led đơn có dạng thanh đc xếp heo

hình số 8 và một led đơn hình tròn nhỏ thể hiện dấu “chấm” tròn nhỏ

ở dưới góc bên phải của led 7 thanh. 8 led đơn trên ted 7 thanh có

Anode (cực +) hoặc Cathode (cực -) được nối chungvới nhau tạo

thành 2 loại led 7 thanh:

 Anode chung (cực + chung): đầu (+) chung này được nối với

+Vcc, các chân còn lại dùng để điều khiển trạng thái sáng tắt của

các led đơn. Led chỉ sáng khi tín hiệu đặt vào các chân này ở mức

thấp.

 Cathode chung (cực – chung): đầu (-) chung được nối xuống

Ground (hay mass), các chân còn lại dùng để điều khiển trạng thái

sáng tắt của các led đơn, led chỉ sáng khi tín hiệu đặt vào các chân

này ở mức cao.

 LED phát sáng với dòng thuận khoảng 520mA, khi đó điện áp rơi

trên LED khoảng 1,5  3V và có thể điều khiển LED theo mức

logic cao ( Katốt chung) hoặc mức logic thấp (Anốt chung).

 Led 7 thanh dùng để hiện thị số xe có trong bãi, số xe hiện có, số xe

còn trống và thời gian barie đóng mở.

2.3 Mơ hình hệ thống

2.3.1 Mơ hình cửa vào, ra



16



Hình 2. 8: Mơ hình cửa vào

 Phần cửa ra vào được thiết kế gồm có hai cảm biến đặt tại đằng trước

và sau barie (động cơ), có tác dụng phát hiện xe và gửi tín hiệu đến bộ

điều khiển.Ngồi ra còn có các khối điều khiển barie và xử lý tín hiệu.



2.3.2 Mơ hình bộ xử lý trung tâm và bộ hiển thị



17



Tài liệu bạn tìm kiếm đã sẵn sàng tải về

2 Liệt kê các thiết bị có trong hệ thống

Tải bản đầy đủ ngay(0 tr)

×