Tải bản đầy đủ
Chương 3 Điều khiển công suất

Chương 3 Điều khiển công suất

Tải bản đầy đủ

chuyển đổi dạng tín hiệu RF sang tín hiệu điện áp đầu ra. Tín hiệu điện áp đầu ra
này sẽ đưa vào một vi điều khiển và được chuyển đổi ADC. Sau đó vi điều khiển sẽ
đưa ra tín hiệu điều khiển bộ suy giảm (attenuator) để thay đổi mức công suất tín
hiệu đầu vào.

3.2

Mạch lấy mẫu tín hiệu
Mạch lấy mẫu tín hiệu bao gồm mạch ghép tín hiệu, mạng điện trở suy giảm

hình π và power detector.
3.2.1. Mạch ghép tín hiệu
Mạch ghép được sử dụng để trích một phần nhỏ của tín hiệu công suất đầu ra
bộ khuếch đại công suất nhằm mục đích đo công suất đầu ra và thực hiện giám sát,
đồng thời cũng có thể đo hệ số sóng đứng của hệ thống ăng ten.
Sơ đồ mạch ghép theo lý thuyết được minh họa trong hình 4.2, là sơ đồ mạng
4 cực.

Hình 3. 2: Sơ đồ mạch ghép

Các tham số được tính toán cho mạch ghép với hệ số ghép lựa chọn là 30 dB:
Tham số
s
w
l

Giá trị
3.2 mm
1.6 mm
19.5 mm

Bảng 11 Các tham số của mạch ghép

80

Mạch ghép được mô phỏng và thiết kế trong HFSS, sử dụng vật liệu là Roger
6035.

Hình 3. 3: Mô hình bộ ghép trong HFSS

Hình 4.4 là kết quả mô phỏng S21 và S31, tại tần số f = 2.3 GHz thì
Tham số
S21 (f = 2.3 GHz)
S31 (f = 2.3 GHz)
S31 (f = 2.2 GHz)
S31 (f = 2.4 GHz)

Giá trị
-0.1347 dB
-32.0511 dB
-32.0359 dB
-32.1087 dB

Bảng 12: Giá trị của tham số S từ 2.2 đến 2.4 GHz

Hệ số S31 tại tần số từ 2.2 GHz đến 2.4 GHz chỉ chênh nhau 0.0728 dB, hệ
số insertion loss tại f = 2.3 GHz là -0.1347 dB.
Trong bộ ghép thì độ bằng phẳng của hệ số ghép trong dải tần hoạt động là
rất quan trọng. Ở đây, độ bằng phẳng chính là bằng 0.0728 dB, vậy ta có thể sử
dụng được bộ ghép này trong dải tần từ 2.2 GHz đến 2.3 GHz.

81

Hình 3. 4: Kết quả mô phỏng, hệ số S21 và S31 của mạch ghép

Hệ số S11 tại f = 2.3 GHz là -28.5203 dB
Name

X

XY Plot 2

Y

HFSSDesign1

-25.00
m1
2.3000 -28.5203

ANSOFT

Curve Info
dB(S(1,1))
Setup1 : Sw eep

m1

-30.00

dB(S(1,1))

-35.00

-40.00

-45.00

-50.00

-55.00
1.50

1.75

2.00

2.25
Freq [GHz]

2.50

2.75

Hình 3. 5: Kết quả mô phỏng hệ số S11

3.2.2. Mạng điện trở suy giảm hình π
Với công suất đầu ra lớn nhất là 40 W, tương ứng với 46 dBm, thì tín hiệu
trích ra qua mạch lấy ghép sẽ giảm 32 dB, tức là còn 14 dBm. Tín hiệu tiếp theo sẽ
đi qua một mạng điện trở suy giảm hình π nhằm mục đích suy giảm tín hiệu thêm
30 dB. Vậy tín hiệu sau khi đi qua mạng điện trở thì mức công suất còn lại là – 16
dBm.

82

3.00

Hình 3. 6: Sơ đồ mạng điện trở suy giảm hình π

Các giá trị được điện trở được tính toán là
53.2 Ω
53.2 Ω
789.7 Ω

R1
R2
R3

Bảng 13: Giá trị điện trở của mạng suy giảm hình π

3.3.3. Power detector
Dùng để phát hiện và đo chính xác mức công suất của tín hiệu RF. Trên thị
trường hiện có nhiều loại như của Analog Devices, Texas Instrument hay của
Hittite. Ở trong sơ đồ điều khiển công suất này, sử dụng HMC1021LP4E của
Hittite.

3.3

Mạch điều khiển
Mạch điều khiển bao gồm một vi điều khiển và một attenuator. Vi điều khiển

được lựa chọn phải có khả năng giao tiếp với máy tính qua modul Ethernet và có
tính hợp sẵn modul ADC. PIC18F67J60 là một vi điều khiển có thể đáp ứng những
yêu cầu trên.
Vi điều khiển PIC18F67J60 được tích hợp sẵn module điều khiển Ethernet.
Đây là một giải pháp kết nối hoàn chỉnh, bao gồm cả module Media Access
Control (MAC) và Physical Layer transceiver (PHY).Module Ethernet đáp ứng tất
cả các chuẩn IEEE 802.3 cho kết nối 10-BaseT cáp đôi xoắn. Có 2 LED output để
báo liên kết và trạng thái hoạt động của mạng.
Module Ethernet gồm 5 khối chức năng chính:
- Khối truyền nhận PHY sẽ mã hóa và giải mã dữ liệu gửi hoặc nhận ở
đầu RJ45.
83

- Khối MAC phù hợp với chuẩn IEEE 802.3 cung cấp MIIP (Media
Independent Interface Management) để điều khiển PHY.
- Một bộ đệm RAM 8Kbyte để lưu trữ các gói tin truyền nhận.
- Một khối phân xử để điều khiển sự truy cập vào bộ đệm RAM khi
được DMA, khối truyền nhận yêu cầu.

Hình 3. 7: Sơ đồ khối module Ethernet.

- Thanh ghi giao tiếp có chức năng thông dịch những dòng lệnh và tín
hiệu trạng thái nội giữa module Ethernet và các thanh ghi đặc biệt của vi điều
khiển SFRS.
Trong chương 3, phần sơ đồ mạch nguyên lý sẽ được nêu ra nhưng không đề
cập đến phần code để nạp vào cho vi điều khiển PIC18F67J60. Code cho module
Ethernet có thể tham khảo tại thư mục Microchip Solution/TCPIP sau khi đã cài đặt
MPLAB và C18 của microchip và [30], [31], [32].

84

3.3.1. Mạch nguyên lý
3.3.1.1. Khối mạch nguồn

Hình 3. 8: Khối mạch nguồn

Mạch nguồn sử dụng IC ổn áp 7805 để tạo điện áp 5V để nuôi các khối sử
dụng điện áp 5V và đưa tới đầu vào của IC ổn áp LM117. Tại đầu ra của LM117 là
điện áp 3.3V dùng để cấp nguồn cho vi điều khiển và các khối khác trong mạch sử
dụng điện áp 3.3V.
Tại đầu vào của IC 7805, dòng điện DC được cho qua một diode D3 trước
khi tới đầu vào của 7805 để bảo đảm cho dòng điện qua 7805 theo 1 chiều cố định.
Các tụ C15, C17, C13, C16, C19, C18 có tác dụng lọc nhiễu.
3.3.1.2. Khối mạch RJ45

Hình 3. 9: Khối mạch RJ45.

Trong mạch này, sử dụng đầu cắm giao tiếp RJ45 là HR911105A của
HANRUN. HR911105A được tích hợp sẵn biến áp và có 2 led để thông báo trạng
thái kết nối của mạch.
85

Hình 3. 10: Sơ đồ khối của HR911105A

3.3.1.3. Khối mạch LCD

Hình 3. 11: Khối mạch LCD.

Khối mạch LCD sử dụng LCD 16x2 để hiển thị địa chỉ IP hiện tại của mạch
và để hiển thị các thông số của mạch như là công suất phát ra là bao nhiêu.

86

3.3.1.4. Khối mạch vi điều khiển PIC18F67J60

Hình 3. 12: Jack kết nối với mạch vi điều khiển, mạch dao động ngoài, chân VDDCORE/VCAP.

Chân VDDCORE/VCAP của vi điều khiển được nối với tụ phân cực C14
xuống đất.
Bộ dao động ngoài sử dụng thạch anh 25MHz.

Hình 3. 13: Mạch

lọc, mạch reset, chân nạp cho vi điều khiển.

Các tụ C2, C3, C4, C5, C6, C7, C9 có tác dụng lọc nhiễu.

87

3.3.2. Bộ suy giảm
Bộ suy giảm lựa chọn sử dụng là RFSA2013 của FRMD, tần số hoạt động từ
50 MHz đến 6 GHz, điều chỉnh suy giảm công suất tín hiệu trong khoảng 30 dB.
Công suất đầu vào lớn nhất là 30 dBm.

3.3.3. IC tiền khuếch đại
Sử dụng AH322 của TriQuint Semiconductor, dải tần hoạt động từ 400 –
2700 MHz, P1dB là 33dBm. Vậy sơ đồ mạch sẽ là như sau
Đầu
vào

Doherty PA

RFSA2013

Đầu ra

at

Tiền khuếch đại

Bộ ghép

Power
detector

uP
PIC18F67J60

HMC1021LP4E

Tín hiệu điều khiển từ máy
tính

Hình 3. 14: Sơ đồ khối điều khiển khuếch đại

88

Kết luận chương
Chương 3 tập trung nói về phần mạch điều khiển của khuếch đại công suất
đã thiết kế ở chương 2.Phần mạch điều khiển chủ yếu là mạch số nên thiết kế mạch
sẽ không có gì phải chú ý đặc biệt so với mạch khuếch đại đã được thiết kế.
Mạch lấy mẫu tín hiệu sẽ thực hiện việc trích một phần nhỏ tín hiệu, phần tín
hiệu được trích ra đi qua 1 power detector, tín hiệu đầu ra sẽ đi vào vi điều khiển
PIC18F67J60. Sau đó, vi điều khiển sẽ hiển thị công suất phát ra trên khối mạch
LCD.
Để điều khiển công suất đầu ra thi vi điều khiển sẽ dựa vào tín hiệu đưa ra từ
máy tính thông qua module kết nối Ethernet, tín hiệu máy tính điều khiển dựa vào
mức công suất đầu ra mong muốn như là mức 40 W, 30 W hay 20 W bằng cách
điều khiển 1 attenuator ở đầu vào bộ khuếch đại.

89

KẾT LUẬN
Bộ khuếch đại Doherty được thiết kế sử dụng cho ăng ten đa búp sóng cụ thể
là ăng ten cho trạm gốc sử dụng công nghệ 4G như LTE hoặc WiMax đối với
đường từ ăng ten đến thuê bao. Băng thông có thể đáp ứng được băng thông của
chuẩn LTE là 5MHz, 10 MHz hay 20 MHz, trong dải tần từ 2,28 GHz đến 2,32
GHz. Bộ khuếch đại có thể đạt được hiệu suất cao ~ 50 % khi hoạt động ở mức
công suất đầu ra thấp như là 20 W hay 30 W.
Hoàn thiện thiết kế layout cho mạch khuếch đại Doherty và mạch khuếch đại
đơn dùng phần mềm chuyên dụng thiết kế mạch là Cadence.
Giải pháp giám sát và điều khiển công suất đầu ra cho bộ khuếch đại được
nêu ra và thiết kế.
Kết quả vẫn còn một số hạn chế về hệ số phản xạ S22 tại tải chưa được tối ưu
nhưng vẫn đảm bảo nằm trong chỉ tiêu chịu đựng hệ số sóng đứng của transistor.
Hướng phát triển của luận văn: Chế tạo mạch thật cho khuếch đại đơn và
khuếch đại Doherty, tiến hành đo đạc và chế tạo phần mạch điều khiển cho khuếch
đại công suất. Nghiên cứu về bộ chia công suất đầu vào khuếch đại Doherty nhằm
tối ưu bộ khuếch đại Doherty.

90